| | |
| ВВЕДЕНИЕ | 3 |
| 1. АРХИТЕКТУРА ПРОЦЕССОРА | 4 |
| 1.1.ВНУТРЕННИЕ ФУНКЦИОНАЛЬНЫЕ БЛОКИ ПРОЦЕССОРА | 4 |
| 1.1.1. Регистры устройства управления | 6 |
| 1.1.2. Регистры общего назначения | 6 |
| 1.1.3. Сегментные регистры | 7 |
| 1.1.4. Регистр флагов | 8 |
| 1.2. ВЫПОЛНЕНИЕ ПРОГРАММЫ | 10 |
| 1.3. АППАРАТНОЕ И МИКРОПРОГРАММНОЕ УПРАВЛЕНИЕ | 13 |
| 1.4. ПРОИЗВОДИТЕЛЬНОСТЬ ПРОЦЕССОРА И МЕТОДЫ ЕЕ ПОВЫШЕНИЯ | 14 |
| 1.4.1. VLIW (Very Long InstructionWord)- архитектура | 15 |
| 1.4.2. RISC - и CISC -процессоры | 16 |
| 1.5. ПАРАЛЛЕЛИЗМ КОМАНД И ДАННЫХ | 16 |
| 1.5.1. Матричные процессоры | 17 |
| 1.5.2. Векторные процессоры | 18 |
| 1.5.3. Конвейерная и суперскалярная обработка | 19 |
| 2. АРХИТЕКТУРЫ МНОГОПРОЦЕССОРНЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ | 22 |
| 2.1. ПРОИЗВОДИТЕЛЬНОСТЬ МВС | 22 |
| 2.2. КЛАССИФИКАЦИЯ АРХИТЕКТУР МВС | 25 |
| 2.2.1. Классификация Флинна | 25 |
| 2.2.2. SMP -архитектура | 27 |
| 2.2.3. МРР-архитектура | 29 |
| 2.2.4. Гибридная архитектура NUMA | 30 |
| 2.2.5. Организация когерентности многоуровневой иерархиче ской памяти. | 32 |
| 2,2.6.. PVP -архитектура | 32 |
| 2.2.7. Кластерная организация ВС | 33 |
| 3. ЯЗЫК АССЕМБЛЕРА | 35 |
| 3.1. КОМАНДЫ ПРЕОБРАЗОВАНИЯ. | 36 |
| 3.2. КОМАНДЫ ПЕРЕСЫЛКИ ДАННЫХ | 36 |
| 3.3. ДВОИЧНАЯ АРИФМЕТИКА | 37 |
| 3.4. КОМАНДА СРАВНЕНИЯ | 40 |
| 3.5. КОМАНДЫ ПЕРЕДАЧИ УПРАВЛЕНИЯ | 40 |
| 3.5.1. Команда безусловного перехода | 40 |
| 3.5.2. Команды условного перехода | 40 |
| 3.6. КОМАНДЫ ОРГАНИЗАЦИИ ЦИКЛА СО СЧЕТЧИКОМ | 43 |
| 3.7. ЛОГИЧЕСКИЕ ОПЕРАЦИИ | 44 |
| 3.8. КОМАНДЫ СДВИГА | 45 |
| 3.9. СПОСОБЫ АДРЕСАЦИИ | 46 |
| 3.9.1. Регистровая адресация | 46 |
| 3.9.2. Непосредственная адресация | 47 |
| 3.9.3. Косвенная адресация | 47 |
| 3.9.4. Адресация по базе со сдвигом | 47 |
| 3.9.5. Адресация по базе с индексированием | 47 |
| ЛИТЕРАТУРА | 49 |